2026国际电路与系统接洽会今天在上海举行，华为公司董事、半导体业务部总裁何庭波在题为《半导体新旅途探索与施行》的主旨演讲中，发表了“韬（τ）定律”。这是中国巨匠在大家半导体限制初次建议带领产业发展的新原则。

“我看过何总在论文预印本平台arXiv上发表的磋议论文，但今天在现场听了演讲，已经很振奋。”一位上海高校锻练告诉记者，“参会的企业、高校院所巨匠商议后合计，这是一个漏洞时刻，‘韬定律’设备了我国自主研发芯片的新旅途，建议了芯片假想的新范式。”

建议“后摩尔期间”中国决策

据先容，国际电路与系统接洽会是集成电路和系统限制的国际顶级会议，本年会议收到来自50个国度的1858篇论文，其中1009篇被领受。今天，上千位来自列国企业、高校院所、磋议组织的巨匠网络上海国际会议中心，插足了合座大会和分论坛。何庭波的演讲在与会巨匠中激勉很大反响，并很快“出圈”，引起社会珍贵。

所谓“韬定律”，所以“时期缩微”替代“几何缩微”，以系统性捏造时期常数τ为目标，通过逻辑折叠等转变技能，抓续压缩信号传播时延，不断擢升晶体管密度，已毕半导体与电子系统的抓续演进。

何庭波在2026国际电路与系统接洽会演出讲。

要意志这个定律的价值，先要了解“摩尔定律”。它由英特尔创举东谈主戈登·摩尔于1965年建议，预测在价钱不变情况下，集成电路上可容纳的元器件数量和性能，每隔18—24个月会增多或擢升1倍。这条定律的中枢逻辑是“几何缩微”，即通过不断收缩芯片上晶体管的几何尺寸，从而在面积一定的芯片上堆砌更多元器件，抓续擢升算力。

然则半导体行业经过60年发展，“摩尔定律”已接近失效至极——跟着制程工艺靠近1纳米—0.5纳米物理极限，晶体管尺寸无法进一步收缩，强行微缩会产生严重的走电、发烧问题，影响芯片矫健性，还会带来制变老本飙升的窘境。

濒临行将到来的“后摩尔期间”，产业界可慑服什么新原则？华为半导体业务部建议的中国决策是“韬定律”。希腊字母τ读作“韬”，在电学里是时期常数‌，用来姿色电路或系统过渡经过的快慢，数值越大，变化越慢。这个定律的要义所以“时期缩微”替代“几何缩微”，2026年世界杯官网将产业迭代的中枢目标从“收缩元器件尺寸”转动为“捏造信号传播的时期常数”。如若能压缩晶体管之间的信号传播时延，就不错减少能量损耗，擢升芯片发轫恶果和晶体管有用密度。

“逻辑折叠”大幅擢升芯片性能

针对这个新目标，华为研发出“逻辑折叠”等中枢技能，构建了集合器件、电路、芯片以及系统层面的多层级协同优化体系。

在器件层面，通过优化晶体管、互连电阻和寄生电容，从物理底层最大放胆地缩微器件级时期常数τ；在电路层面，通过“逻辑折叠”技能打破传统平面布局的物理规模，显耀裁减要路阶梯的走线长度，并有用捏造信号传播的电阻和电容负载，使晶体管密度和电路性能大幅擢升；在芯片层面，通过“软件—架构—芯片”全栈软硬芯协同假想，提高系统级并行度和恶果，大幅捏造端到端履行时期；在系统层面，重构谋略系统互联契约，已毕超节点的和洽内存编址和原生内存语义，大幅捏造系统通讯时延。

在这些凝华科学家和工程师聪惠的技能中，“逻辑折叠”是一项中枢技能。芯片里崇敬谋略、判断、运算、开关适度的电路单位，统称逻辑电路。在传统的芯片假想决策中，通盘逻辑单位平铺在一层硅面上，集合这些逻辑单位的走线绕来绕去，导致信号传播的时期常数τ相比高。华为的这项技能转变好比用复式房屋取代平房，把一层层逻辑电路高下叠起来，用极短的垂直互连替代较长的水平走线，让信号跑得更快，达到捏造时期常数τ的目标。

2026国际电路与系统接洽会迷惑了宽广巨匠。

演讲中，何庭波阐明了华为何如把“韬定律”诈欺到智高东谈主机和东谈主工智能谋略限制的施行。基于这个定律，华为已成效假想并量产了381款芯片。有筹谋本年秋季上市的麒麟芯片，开始选择“逻辑折叠”技能，性能大幅擢升。瞻望到2031年，基于“韬定律”的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

“在‘韬定律’旅途上，咱们期待与大家科学家、工程师和产业伙伴大致互助，共同鼓吹半导体与电子产业抓续发展。”何庭波向与会巨匠和大家业界发出了互助邀请。

高校亦然华为的重心互助对象。插足国际电路与系统接洽会的一位上海高校锻练暗示：“期待与华为加强互助，参与磋议技能研发和产物调试，为打造先进的东谈主工智能算力底座孝敬力量。咱们还但愿把‘韬定律’引入大学的前沿课程。长期以来，集成电路专科课以锻练国际学者的表面为主，跟着我国在这一限制的转变水平抓续擢升2026年世界杯官网，今后要效用增多中国东谈主的表面骨子。”